很遗憾,因您的浏览器版本过低导致无法获得最佳浏览体验,推荐下载安装谷歌浏览器!

晶圆高精密设备装卸搬运捆包气垫车运输-纳米设备搬运捆包卸车-高精度设备移位吊装-设备高空吊装搬运

2020-08-26  来自: 亚瑟半导体设备安装(上海)有限公司 浏览次数:278
台积电目前工艺是3nn工艺,在这代工艺上,台积电继续采用FinFET晶圆管。这主要是台积电基于两方面的考量,做出的决定:一方面,我们的研发团队通过不断创新,用新的方式把FinFET的性能提升到一个新的高度;另一方面,我们希望能够客户能够可以尽快升级其技术,获得更优的体验‌‍精‌密‍设‌备‍搬‌运‍
“基于这两点考量,我们在3nm工艺上,将继续使用FinFET,而这一点工艺将在性能、功耗和密度上也会有明显的提升”,张晓强说。如下图所说,与5nm相比,台积电的3nm的速度将提升10%到15%,功耗将提升25%到30%,逻辑密度将是前者的1.7倍,SRAM密度也将能提升20%,就连模拟密度也提升了10%。根据台积电规划,3nm工艺将在2022年下半年进行量产。晓强指出,晶体管是半导体技术的核心,是上世纪伟大的发明之一。而经过过去数十年的演变,晶体管已经从平面走向了3D。他表示,虽然我们现在的芯片还被成为硅芯片,但现在已经有越来越多的半导体材料被住入到工艺的芯片中,以改善提高半导体的质量和稳定性。张晓强表示,在未来,一些新的2D材料和硫化物,以及NANO SHEET架构等选择,将会成为未来芯片性能提升的潜在解决方案。来到台积电方面,据张晓强介绍,他们在nanosheet方面已经有超过15年的研发经验。从下图左图可以看到台积电目前能做到的nanosheet构造。这种设计能大大改善晶体管的质量,这在低电压的场景下,效果更为明显。“我们已经成功生产出了32 Mb nano-sheet的SRAM”,张晓强说。其在低电压上的表现,能为未来的低功耗因公提供广泛的支持来到2D材料方面,张晓强表示,台积电认为包括硫化钼和硫化钨在内的的一系列硫化材料显示出非常好的特性。能符合未来的小节点的沟道各种需求。从下图右可以看到,台积电基于硫化物2D材料获得了历史新高的On-current。张晓强进一步指出,在芯片未来的设计,电源管理变得越来越重要,而在传统的设计中,一般会使用一个叫做Power Gating的晶体管来控制电流的开关,这个晶体管目前的设计是将其放置在硅衬底上,这就必然带来了的功耗浪费。而台积电的研发团队则成功的把碳纳米管嵌入到一个CMOS的设计中,用来实现Power Gating的作用,这成功解决了上述的问题。也给未来的应用带来了新的机会,缩小了面积,这将给未来的微缩提供新的思路。‌‍精‌密‍设‌备‍搬‌运‍
在EUV方面,台积电已经进行了深入的研究,公司也跟ASML等多个公司合作,推进EUV的商用,目前公司在EUV的OPC、光罩和光阻等多个方面都有投入。目前,台积电在EUV方面有了一个创举,通过他们的实现,获得了业界的mental pitch。这对于未来的晶体管的微缩,是非常重要的我们知道,现在的芯片越来越复杂,工艺的开发跟芯片设计的结合也变得越来越重要,为此台积电的工艺开发和设计队伍一起工作,推动DTCO的发展,台积电在这方面也获得了优越的成绩。这对推动未来芯片的发展同样重要。张晓强指出,未来的半导体发展不应该只关注晶体管电流,在速度方面提升方面面临的挑战还来自电阻和电容,这两方面如果不能提升,将会影响晶体管的继续微缩,台积电在这方面也做了大量的研发工作。‌‍精‌密‍设‌备‍搬‌运‍
先看晶体管方面,我们知道晶体管有一个重要的元件,叫做“gate t0 drain”,这部分变得非常重要。对晶体管的质量有重要的影响,台积电通过一个创新技术将其降低。
在未来的晶体管设计中,后端的RC delay变得非常重要,台积电在这方面也有深入的研究。而这些技术也都会微未来的晶体管微缩提供重要贡献。‌‍精‌密‍设‌备‍搬‌运‍www.arthurchina.com

晶圆高精密设备装卸搬运捆包气垫车运输-纳米设备搬运捆包卸车-高精度设备移位吊装-设备高空吊装搬运

运营项目

运营项目

亚瑟半导体设备安装(上海)有限公司 VIP:400-081-0031    联系电话:158-0214-7888  

邮箱:Arthur@ArthurChina.com     

CopyRight © 版权所有: 亚瑟半导体设备安装(上海)有限公司 网站地图 XML 备案号:沪ICP备20001285号-1


扫一扫访问移动端