检测实验室搬迁方案 - 亚瑟一站式服务
2021-04-03
来自:
亚瑟半导体设备安装（上海）有限公司
浏览次数:269
检测实验室搬迁方案 - 亚瑟发现：微电子产业是关系到国民经济和社会发展全局的基础性、先导性和战略性产业，是发展水平和综合国力的重要标志，是新一代信息技术发展的核心和关键。超高容量、超小型、超高速、超高频、超低功耗是解决“深度嵌入”的基础，是信息技术无止境追求的目标，也是微电子技术和产业迅速发展的永恒动力。
回顾嵌入式计算机的起源与发展，可以清晰地看出微电子技术是嵌入式技术的发展基础早的嵌入式是起源于Intel 4004微处理器诞生之后，各厂家相继推出的微处理器，以这些微处理器为核心的嵌入式系统，被广泛地应用于仪器仪表、医疗设备、家用电器等各行各业，形成了一个广阔的嵌入式应用市场，并出现了以嵌入式处理器为核心、便于用户使用的系列化、模块化及标准化单板机。单板计算机进行嵌入应用的同时，诞生了将嵌入式应用中微处理器、IO（输入输出）接口、A/D（模数）转换、D/A（数模）转换、串行接口以及RAM（随机存储器）、ROM（只读存储器）等基本器件集成到一个VLSI（超大规模集成电路）中的微控制器，即早期的单片机，程度上实现了嵌入式应用的微型化、低功耗、高可靠要求，这也是SoC（片上系统）技术的初期阶段。工艺技术的不断进步，使得芯片的集成度大幅提升，为集成更多功能的集成电路提供了实现可能。集成电路因此快速发展到SoC阶段，SoC为嵌入式系统在芯片级带来低功耗、低成本、小型化、智能化及高可靠特性，使得许多原本受体积、功耗、重量等限制的嵌入式应用成为了可能。由此可见，SoC技术的发展进一步加速了嵌入式系统升级换代的速度、小型化的实现程度，也决定了嵌入式系统普、应用的深度以及智能化的程度。随着芯片集成度的提高，SoC芯片已成为嵌入式系统的核心。系统级封装技术（SiP）是将不同工艺制作的多种IC芯片、无源元件（或无源集成元件）、天线、光学器件、生物器件以及微机电系统（MEMS）组成的系统功能集中于单一封装体内，构成一个微系统器件的技术。SiP技术是基于封装手段实现嵌入式系统的小型化及高可靠性的有效方法。近年来，随着AI技术的快速发展，应用场景驱动的复杂算法加速以及更加严苛的“小、低、轻”要求对Monolithic SoC（单芯片片上系统）的集成度提出挑战，规模、集成度、复杂度指数级提升。例如，英伟达2019年发布的旗舰 GPU Volta GV***高达800mm²，据悉今年即将推出的Ampere系列新GPU（图形处理器）将在7nm工艺达到826mm²；硅谷初创Cerebras Systems的AI芯片，面积更是达到了46 225mm²，片上SRAM（静态随机存储 器）高达18GB。如此大面积的芯片，良率及成本很难控制，Monolithic SoC 芯片在过去几年已经到了“穷途末路”的境界，SoC或将迎来以Chiplet（芯粒） 技术为核心的时代。Chiplet技术是将原来一块大Monolithic SoC单芯片方案，拆分为多个小芯片的组合，然后通过高级封装重组。其本质也就是SiP的2.5D/3D封装，只是早期 SiP仅满足不同工艺间芯片的链接，比如CPU/GPU和DRAM（动态随机存储器 ）的异构集成，而Chiplet被提出以后，不同的裸片可以使用不同的工艺节点制造 ，甚至可以由不同的供应商提供。第三方Chiplet可以大大减少设计时间和制造成本。虽然SoC在很长一段时间内还是主流，但Chiplet将不同组件在独立的裸片上设计和实现，为解决高复杂度、超大规模异构系统的可制造性及成本问题提供了一种新的思路。据统计良率与面积大小的关系，对于小于10mm²的芯片而言，monolithic方案和chiplet方案的良率差别不大，一旦芯片面积超过200mm²，monolithic方案的良率会比chiplet方案低超过20%。可以预期，在700~800mm²的面积上，monolithic方案的良率很可能不超过10%，基于成熟的芯片的Chiplet方案的成本价将远远低于monolithic SoC方案。Chiplet集成的芯片会是一个“超级”异构系统，可以为AI计算带来更多的灵活性和新的发展机遇。More than Moore（超越摩尔）阐述的SoC/SiP两种技术途径充分结合实现的 Chiplet、微系统技术，已经为嵌入式系统的低功耗、微小型化、高可靠，以及 智能化发展提供了基础支撑。使得嵌入式系统具有更高的附加值，并进一步推动了嵌入式系统跨越式、普及化发展。发现
