设备安装一体化设备安装搬运搬迁

设备安装一体化设备安装搬运搬迁的亚瑟报道：半‍导‌体‍设‌备‍搬‌运‍现在多家芯片厂商利用小芯片模型将芯片集成到现有的高级封装类型中，这些裸片可以是不同工艺节点的，裸片可以并排放置，并通过专用die-to-die接口相连接，这是一种普遍且成本较低的方法。如想获得更高的密度，可以将这些组块封装在2.5D或3D设计中。在此，半‍导‌体‍设‌备‍搬‌运‍先科普下常见的三种封装形式，一个是2D封装，把各个Chiplet组装在有机基材和层压板上；一个是2.5D封装，它的中介层使用硅或再分配层 (RDL) 扇出，用于在SoC中传递Chiplet间的信号；还有一个是3D封装，它使用混合粘合技术来垂直堆叠Chiplet。半‍导‌体‍设‌备‍搬‌运‍其中2.5D封装由于采用RRL扇出技术，能够桥接2D技术的低成本和硅中介层的密度，又有许多代工厂以及传统的OSAT提供商可提供此类服务，进一步降低了成本，因此成为了一种有吸引力的选择。对于那些对封装成本和复杂度不敏感的高性能计算 SoC，并行Die-to-Die接口已成为半‍导‌体‍设‌备‍搬‌运‍技术。这主要是因为，并行Die-to-Die接口基本上都包含了大量的（上千个）IO 引脚，来驱动跨Chiplet的单端信号。由于每个引脚的数据速率仅为几个G字节/秒 (Gbps)（8至16 Gbps），且Chiplet之间的距离仅为几毫米（3至5毫米），因此驱动器和接收器都可以简化，同时实现远低于1e-22至1e-24的系统误码率 (BER)。不需要额外的纠错机制，例如前向纠错 (FEC) 和重试，系统BER就可以满足要求，从而避免增加链路复杂性和延迟。半‍导‌体‍设‌备‍搬‌运‍通过简化IO、消除串并转换 (SerDes) 步骤，并避免超高速信号传输，并行Die-to-Die接口能够实现极高的能效和较低的延迟，同时支持整个链路的极高吞吐量。因此，并行Die-to-Die接口对于不受封装成本和装配限制的高性能计算应用SoC非常有吸引力。