高精密仪器设备装卸搬运-电镜捆包运输

高精密仪器设备装卸搬运-电镜捆包运输的亚瑟报道：比利时精‌密‍设‌备‍搬‌运‍在2021年11月举办了针对日本的技术介绍会议一一ITF(imec Technology Forum) Japan 2021，在会议上imec披露了当下的研发成果和未来的计划。之前都是在东京的某家酒店举行会议，今年受到疫情影响，在线举行。精‌密‍设‌备‍搬‌运‍在上世纪末，就已经出现“摩尔定律”已经终结的悲观论调。但是，imec为了不让摩尔定律（是半导体产业增长的原动力）终结，一直在致力于提高工艺微缩化的集成度。而且，imec认为，在2020年之前的五十多年时间里，摩尔定律一直都在发挥作用。未来，通过导入微缩化、新型元件结构、新材料，以及堆叠芯片内晶体管和3D封装（堆叠芯片），摩尔定律还会继续发挥作用。首先，作为2D的微缩化方向的努力，imec此次展示了未来十年的逻辑半导体工艺、电子元件的长期技术蓝图。一直以来，精‌密‍设‌备‍搬‌运‍微缩化的标准都是以纳米为单位表示的，在2025年以后，即进入以“埃（Å，angstrom，1埃 = 0.1纳米 = 1^(-10)米）”来表示的时代。届时逻辑半导体工艺、元件实用化的蓝图如下：2025年为“A14（14Å=1.4纳米）”、2027年为“A10（10Å=1nm）”、2029年为“A7（7Å＝0.7纳米）”。这与英特尔精‌密‍设‌备‍搬‌运‍在2021年7月披露的逻辑半导体工艺技术蓝图如出一辙，即2024年为“Intel2（2纳米）”、2025年为“Intel 18A（18 Å）”（注：此处为英特尔公司内部叫法，可以看出英特尔试图追赶在微缩化方面的TSMC）。Imec展示的逻辑半导体元件的技术蓝图上记载了“Industry Timeline”，还展示了半导体企业开始生产的年份。另外，imec的长期方向在于研发精‌密‍设‌备‍搬‌运‍半导体企业从事的生产工艺。即，为了实现1纳米以下的微缩化元件，imec已经在研发工艺、材料。将研发业务委托给imec的半导体企业与诸多设备材料厂家一起，外派了诸多技术人员、研发人员到比利时的imec园区，从事合作研发。之前，人们使用小线宽、MOS晶体管的栅极（Gate）长等来表示逻辑工艺的微缩化，如今，各家公司不再将微缩化的程度拘泥于指标性数字，实际上集成电路上并没有表示其长度的地方。因此，TSMC一直以来的“Nx（比方说，不说4纳米，而是说N4）”、Intel提出的“Intel x（比方说，不说4纳米，而是说Intel 4）”，这些名称上都没有提到长度单位。精‌密‍设‌备‍搬‌运‍从数字来看，每个代际（技术节点）都是上一代际的0.7倍左右（如，3纳米、5纳米、7纳米、10纳米。。。。。。），这是英特尔自1970年制造出1K DRAM以来的传统，长度为上一代际的0.7倍，面积就会成为上一代际的二分之一。如今，代际已经不再用长度来表示，因此面积也不就是上一代际的二分之一。精‌密‍设‌备‍搬‌运‍比方说，从下图3中可以看出，PP为多晶硅（Polysilicon）排线线距（Pitch）的实际长度，MP为金属排线层的线距的实际长度。这样，各家公司对于逻辑元件微缩化的指标就大相径庭，且他们的指标远远小于线距。