很遗憾,因您的浏览器版本过低导致无法获得最佳浏览体验,推荐下载安装谷歌浏览器!

上海半导体设备装卸-精密仪器设备装卸

2022-05-23  来自: 亚瑟半导体设备安装(上海)有限公司 浏览次数:205

上海半导体设备装卸-精密仪器设备装卸报道:半‍导‌体‍设‌备‍搬‌运‍华为表示,随着芯片尺寸的不断微缩,DRAM工艺的微缩变得越来越困难,平面DRAM 的“摩尔定律”' (Moore's Law) 正在逐渐走向极限,当今各大厂商都在研究3D DRAM作为解决方案来延续DRAM的使用。半‍导‌体‍设‌备‍搬‌运‍按照华为所说,3DDRAM是一种将存储单元堆叠至逻辑单元上方的新型存储方式,它可以实现单位面积上更高的容量。本来编者以为,这是华为对未来技术的一个预测,半‍导‌体‍设‌备‍搬‌运‍消息却透露,华为在相关技术上原来已经有了研究成果。半‍导‌体‍设‌备‍搬‌运‍介绍,在 VLSI Symposium 2022 上,将进行各种有关内存的演讲,其中华为公司名为“采用垂直CAA型IGZO FET的3D-DRAM技术”的演讲将备受关注。根据中国科学院微电子研究所去年发布的文章,华为研究人员的这篇论文也曾经亮相过第67届电子器件大会(IEDM 2021)。半‍导‌体‍设‌备‍搬‌运‍报道指出,DRAM是存储器领域重要的分支之一。基于铟镓锌氧(IGZO)晶体管的2T0C-DRAM有望克服传统1T1C-DRAM的微缩挑战。但目前相关研究都是基于平面结构,形成的2T0C单元(~20F2)比相同特征尺寸下的1T1C单元(6F2)大很多,缺少密度优势。 

针对IGZO-DRAM的密度问题,中国科学院微电子研究所李泠研究员团队联合华为/海思团队提出了新型的垂直环形沟道器件结构(Channel-All-Around, CAA)。该结构有效减小了器件面积,且支持多层堆叠,通过将上下两个CAA器件直接相连,半‍导‌体‍设‌备‍搬‌运‍每个存储单元的尺寸可减小至4F2,使IGZO-DRAM拥有了密度优势。团队实现了50nm沟长的CAA IGZO FET,其开态电流大于30μA/μm,关态电流小于1.8×10-17μA/μm,同层相连的2T0C单元可以达到300s的保持时间。该研究成果将推动IGZO晶体管在高密度DRAM领域的应用,并以题为“Novel Vertical Channel-All-Around(CAA) IGZO FETs for 2T0C DRAM with High Density beyond 4F2 by Monolithic Stacking”入选IEDM 2021,同时获选Highlight Paper和Top Ranked Student Paper半‍导‌体‍设‌备‍搬‌运‍华为/海思黄凯亮博士为共同一作,耿玓副研究员和李泠研究员为通讯作者。  


运营项目

运营项目

亚瑟半导体设备安装(上海)有限公司 VIP:400-081-0031    联系电话:158-0214-7888  

邮箱:Arthur@ArthurChina.com     

CopyRight © 版权所有: 亚瑟半导体设备安装(上海)有限公司 网站地图 XML 备案号:沪ICP备20001285号-1


扫一扫访问移动端