很遗憾,因您的浏览器版本过低导致无法获得最佳浏览体验,推荐下载安装谷歌浏览器!

***TEM-透射电镜》搬运装卸

2021-01-31  来自: 亚瑟半导体设备安装(上海)有限公司 浏览次数:287

随着***TEM-透射电镜》搬运装卸的亚瑟来看待半导体技术的发展,光刻的精度不断提高,已由微米级、亚微米级、深亚微米级,细化到当前的纳米级,曝光光源的波长也由436纳米(G线)、365纳米(Ⅰ线),发展到248纳米(KrF)、193纳米(ArF),再到13.5纳米(EUV)。EUV是线宽突破10纳米,甚至之后的7纳米、5纳米、3纳米工艺的关键。精‌密‍设‌备‍搬‌运‍报告显示,半导体芯片生产的难点和关键点在于将电路图从掩膜上转移至硅片上,这一过程需要通过光刻来实现。光刻的工艺水平直接决定芯片的制程水平和性能水平。芯片在生产中需要进行20~30次的光刻,耗时占到IC生产环节的50%左右,占芯片生产成本的1/3。如果采用EUV,晶圆厂可以减少将芯片设计缩小所遇到的光学麻烦,并在此过程中省去一些多重图形曝光(multi-patterning)步骤,在理想情况下能够节省成本和时间,提高良品率。也正是这个原因,尽管ASML的EUV售价高达1.2亿美元,三星和台积电等厂商依然积极采购。台积电精‌密‍设‌备‍搬‌运‍在日前举行的法说会上宣布,2021年主要用于设备采购的资本支出约为250亿至280亿美元,较2020年的172亿美元增长了45%~62%。台积电首席财务官黄仁昭表示,为应对工艺与特殊工艺技术发展,并顺应客户需求的增长,公司将上调2021年资本支出,其中80%将用于3nm、5nm及7nm等工艺

精‌密‍设‌备‍搬‌运‍资料显示,台积电的5纳米节点相比7纳米节点,可以使性能提高15%(在相同的功率和复杂度下),功耗降低30%(在相同的频率和复杂度下),晶体管密度最高提高1.8倍(并非适用于所有结构)。此外,5纳米节点将在十层以上的设备上使用EUV,这使台积电减少了掩膜的使用数量,减少了多重图形曝光的使用次数。未来,工艺将继续推进,至3纳米、2纳米,甚至是1纳米。届时,EUV将发挥更大的作用。imec CEO兼总裁Luc Van den hove指出,imec通过与ASML通力合作研发并实现新一代高解析度EUV光刻技术(高NA EUV Lithography),将促使摩尔定律继续发挥作用,即使工艺微缩化达到1纳米后,摩尔定律也会继续适用。


运营项目

运营项目

亚瑟半导体设备安装(上海)有限公司 VIP:400-081-0031    联系电话:158-0214-7888  

邮箱:Arthur@ArthurChina.com     

CopyRight © 版权所有: 亚瑟半导体设备安装(上海)有限公司 网站地图 XML 备案号:沪ICP备20001285号-1


扫一扫访问移动端