扫描球差冷冻电镜搬运装卸移位维修

扫描球差冷冻电镜搬运装卸移位维修的亚瑟报道：摩尔定律不仅仅是关于晶体管数量的简单经验法则，它还是一种经济、技术和发展的力量——而且强大到足以推动一些精‌密‍设‌备‍搬‌运‍芯片制造商采用面向未来的架构方法。精‌密‍设‌备‍搬‌运‍这种力量促使 AMD 的一些主要架构师通过采用小芯片方法，围绕曾经预期的新技术开发节奏重新规划路线。我们稍后会详细了解他们考虑的原因和考虑的内容，但首先，奠定基础很有用。精‌密‍设‌备‍搬‌运‍制造集成芯片的成本一直在稳步攀升，由于增加了掩模层（例如用于多重图案化）、更具挑战性和更复杂的制造（冶金、新材料）等等，新一代芯片的成本急剧增加，” AMD 团队解释。“处理器制造商不仅要为每个新的工艺节点等待更长时间，而且当技术可用时，他们还支付更多费用。”精‌密‍设‌备‍搬‌运‍成本压力很明显：在这一点上瞄准更高的密度将减缓创新，正如 AMD 团队指出的那样，即使高密度设备的价格可以抵消一些高成本，“该行业现在正面临着光刻掩模版的限制，这是可以制造多大硅芯片的实际上限。”精‌密‍设‌备‍搬‌运‍AMD 表示，他们自己的内部分析和产品规划练习表明，这样的处理器在 14 纳米工艺中需要 777 平方毫米的芯片面积。“虽然仍处于光罩限制范围内，因此在技术上可制造，但如此大的芯片将非常昂贵，并使产品处于潜在的缺乏竞争力的位置。”精‌密‍设‌备‍搬‌运‍的读者已经很清楚这些趋势，但值得强调，因为这些压力是 AMD 广泛的小芯片战略的核心。尽管这种方法的成本很高，但这就是全部。毕竟，如果小芯片是一个明显的赢家，整个行业早就会追逐它了。精‌密‍设‌备‍搬‌运‍小芯片设计需要更多的工程工作来将 SoC 划分为正确数量和类型的小芯片。存在多种可能性，但并非所有可能性都可以满足成本限制、性能要求、IP 和芯片重用的简易性等，”AMD 团队解释道。它还需要对互连进行重大研发，涉及更长的路线，可能具有更高的阻抗、更低的可用带宽、更高的功耗和/或更高的延迟。随着电压、时序、协议、SerDes 的变化，以及能够在更多元素上复制所有测试和调试，互连的复杂性将变得更加繁杂——所有这些都使小芯片看起来不那么明显。尽管存在这些复杂性，但小芯片方法的优势在其基于四个复制小芯片打造的 AMD EPYC 处理器中上表现得非常明显。其中每个都有 8 个“Zen”CPU 内核，带有 2 个 DDR4 内存通道和 32 个 PCIe 通道，以满足性能目标。AMD 不得不为四个小芯片之间的 Infinity Fabric 互连留出一些额外的空间。设计团队讨论了精‌密‍设‌备‍搬‌运‍运行中吸取的成本教训：在 14 纳米工艺中，每个小芯片的芯片面积为 213 平方毫米，总芯片面积为 4213 平方毫米 = 852 平方毫米。与假设的单片 32 核芯片相比，这意味着大约 10% 的裸片面积开销。基于使用成熟工艺技术的历史缺陷密度数据的 AMD 内部良率建模，我们估计四小芯片设计的精‌密‍设‌备‍搬‌运‍成本仅为单片方法的约 0.59，尽管总硅消耗量增加了约 10%。”除了降低成本之外，他们还能够在产品中重复使用相同的方法，包括使用它们构建一个 16 核部件，使 DDR4 通道增加一倍并提供 128 个 PCIe 通道。但这精‌密‍设‌备‍搬‌运‍都不是免费的。当小芯片通过 Infinity Fabric 进行通信时会引入延迟，并且由于同一小芯片上的 DDR4 内存通道数量不匹配，因此谨慎处理某些内存请求。这些教训被用于第二代 7nm Epyc 处理器。有关于各种权衡和技术挑战的令人难以置信的丰富的讨论，包括成本和性能，还包括封装决策背后的因素，共同设计挑战，优化和类似的方法的跨产品的扩展。该团队总结道：“除了技术挑战之外，在如此多的细分市场实施如此广泛的小芯片方法还需要技术团队、业务部门和我们的外部合作伙伴之间建立难以置信的合作伙伴关系和信任。”精‌密‍设‌备‍搬‌运‍跨市场的产品路线图仔细协调并相互安排，以确保在合适的时间推出合适的芯片以推出每种产品。意外的挑战和障碍可能会随时出现。AMD 小芯片方法的成功既是工程上的壮举，也是对拥有不同技能和知识的团队的力量的证明，他们为实现共同的目标和共同愿景而共同努力。