半导体设备搬运移位移入
2022-01-02 来自: 亚瑟半导体设备安装（上海）有限公司 浏览次数:220
半导体设备搬运移位移入的亚瑟半导体设备搬运报道：半导体设备搬运积电的3nm虽然强大，但三星也在紧追不放，且其代工业务一直都有成本优势，而3nm制程的成本更加高昂，这方面三星可能会有更多的操作空间。面对高昂的成本，以及积电也在想办法提升竞争力，特别是要在降低成本方面多花心思。为此，该公司推出了EUV持续改善计划（CIP），在维持摩尔定律进程上，希望减少半导体设备搬运制程EUV光罩使用道数，从而降低成本。ASML今年下半年推出的EUV光刻机NXE：3600D价格高达1.4～1.5亿美元，每小时吞吐量达160片12吋晶圆，基于5nm制程的4nm进行改良，EUV光罩层大约在14层之内，3nm制程将达25层，导致成本暴增，不是所有的客户都愿意采用。透过CIP，台积电有望降至20层，虽然芯片尺寸将略为增加，但是有助于降低生产成本与晶圆代工报价，让客户更有意愿导入3nm制程。半导体设备搬运除了制程工艺，台积电在封装方面也在不断更新内容。8月，在 HotChips33 年度会议期间，该公司介绍了其半导体设备搬运封装技术路线图，并且展示了为下一代Chiplet架构和内存设计做好准备的半导体设备搬运新一代 CoWoS 解决方案。据悉，台积电半导体设备搬运第5代CoWoS封装技术，有望将晶体管数量增加至第3代封装解决方案的20倍。新封装将增加 3 倍的中介层面积、8 个 HBM2e 堆栈（容量高达 128 GB）、全新的硅通孔（TSV）解决方案、厚 CU 互连、以及新的 TIM（Lid 封装）方案。之后，台积电将升级到第6代CoWoS 封装工艺，其特点是能够集成更多的Chiplet和 DRAM 内存，预计可在同一封装内容纳多达8组HBM3内存和2组Chiplet。台积电还将以 Metal Tim 的形式，提供半导体设备搬运 SoC 散热解决方案。与初代 Gel Tim 方案相比，Metal Tim 有望将封装热阻降低到前者的 0.15 倍。